BEST AVAILABLE COPY

Family list 2 family member for: JP7297404 Derived from 1 application.

1 MANUFACTURE OF THIN FILM TRANSISTOR
Publication info: JP3406681B2 B2 - 2003-05-12
JP7297404 A - 1995-11-10

Data supplied from the esp@cenet database - Worldwide

MANUFACTURE OF THIN FILM TRANSISTOR

Patent number:

JP7297404

Publication date:

1995-11-10

Inventors

FUKUDA KAICHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G02F1/136; H01L21/31; H01L21/336; H01L29/786;

G02F1/13; H01L21/02; H01L29/66; (IPC1-7):

H01L29/786; G02F1/136; H01L21/31


- european:

Application number: JP19940084223 19940422
Priority number(s): JP19940084223 19940422

Report a data error here

Abstract of JP7297404

PURPOSE:To make etching rate of a channel protective film faster than that of a gate insulating layer by adjusting the product of the gas pressure at the time of forming a channel protective film and the interval between discharge electrodes to a specific multiple of the product of the gas pressure at the time of forming the gate insulating layer and the interval between discharge electrodes. CONSTITUTION: When the SiNX film 7 of a gate insulating layer 4 is formed, the gas pressure Pg and interval Dg between discharge electrodes are respectively adjusted to 3.5Torr and 14mm and, when the SiN film of a channel protective layer 6 is formed, the gas pressure Pc and interval Do between electrodes are respectively adjusted to 2.5Torr and 14mm. Thus the product (PcXDc=60Torr.mm) of the gas pressure Pc and interval Dc at the time of forming the SiN film of the channel protective layer 6 is made about 1.2 times (1.1-6 times) larger than that (PgXDg=49Torr.mm) of the gas pressure Pg and interval Dg at the time of forming the SiN film of the gate insulating layer 4. From the relation between the product of the gas pressure and interval of discharge electrodes. the etching rate of the SiNX film 7 can be made faster than that of the SiNX film 4.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

迎公開特許公報 (4)

(11)特許出頭公開番号

特開平7-297404

(43)公開日 平成7年(1995)11月10日

| | | | | - |
|--------------------------------|-------------------|---------------|---------------------------------------|--------------|
| (51) Int. Cl. * HO1L 29/786 | 識別 記号 | FI | | |
| G02F 1/136 H01L 21/31 | 500 | ٠,, | * | |
| | 905 6-4M | H01L 29/78 | | ••• |
| . <u> </u> | | 21/31 常套請求 | | (全8頁) |
| (21)出顯番号 | 特顯平6-84223 | (71)出顧人 | | |
| (22)出願日 | 平成6年(1994)4月22日 | | 株式会社東芝 神奈川県川崎市幸区堀川町72番 | 神 |
| | | (72)発明者 | 福田加一 | - C - M - 46 |
| | | | 神奈川県横浜市磯子区新杉田町 式会社東芝横浜事業所 内 | 10、金龙 体 |
| | | (74)代理人 | 弁理士 大胡 臭失 | |
| | | * | | |
| | | | | ****** |
| | | | | |
| | | | | •• |


(54) 【発明の名称】 蒋膜トランジスタの製造方法

(57)【要約】

【目的】 プラズマCVD法により同一反応室でゲート 絶縁層、このゲート絶縁層と同一組成のチャネル保護層 を成膜しても、十分なエッチング選択性をもたせること を目的とする。

【構成】 プラズマCVD法によりゲート絶縁層、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、そのゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Pc と放電電極間隔Dc との積Pc・Dc をゲート絶縁層を成膜するときのガス圧力Pg と放電電極間隔Dg との積Pg・Dg の1.1倍ないし6倍にした。

【効果】 生産性を向上させることができる。



3:等10分小伙伙房 4:军80分小伙伙房

5:ひんてシリコン氏

: イベキル体を展し

【特許請求の範囲】

【請求項1】 プラズマCVD法によりゲート絶縁回、 半導体活性層および上記ゲート絶縁層と同一成分のチャ ネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁圏、半導体活性層およびチャネル保設口を同一反応室で連続的に積層成膜し、上記チャネル保設層を成膜するときのガス圧力Pcと放電電極間隔Dcとの積Pc・Dcを上記ゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pg・Dgの1.1倍ないし6倍にしたことを特徴とする薄膜トランジスクの製造方法。

【請求項2】 プラズマCVD法によりゲート絶録口、 半導体活性層および上記ゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁圏、半導体活性層およびチャネル保護門を同一反応室で連続的に積層成膜し、上記チャネル保証層を成膜するときのガス圧力Pcを上記ゲート絶縁層を成膜するときのガス圧力Pgよりも0.057crないし2047cr高くしたことを特徴とする薄膜トランジスタの国治方線。

【発明の詳細な説図》

(0001)

【産獎上の利用分野》この発明は、アクティブマトリックス型液晶表示素子のスイッチング素子などに用いられる薄膜トランジスタの製造方法に関する。

(0002)

【従来の技術】液晶を用いた表示案子は、テレビ表示や グラフィックディスプレイなどを指向した大容母、高密 80 度化の点から、たとえばラピングによる配向処理が施さ れた2枚の基板を、配向方向が互いに90°をなすよう に平行に対向配配し、この対向基板間にネマチックタイ プの液晶組成物を挟持させた、いわゆるツイストネマチ ック型(TN型)のアクティブマトリックス型液晶磁気 案子が注目されている。 このアクティブマトリックス図 液晶表示案子では、クロストークのない高コントラスト の表示が得られるように各画案の駆動および制御を半環 倅スイッチング案子でおこなう方式が採用されている。 その半導体スイッチング窓子としては、透過型の表示が 40 可能であり、また大面積化が容易であるなどの理由か ら、透明絶縁基板上に形成された非晶質シリコン(a-SI)系の薄膜トランジスタ(TFT)が用いられてい る。しかもこのa-Si 系のTFTには、半導体活性間 であるa-Si膜を挟んで、下層にゲート電紅、上口に ソース電極およびドレイン電極の配置された逆スタダー ド構造が多く用いられている。

【0003】この逆スタガード構造 a-Si 系のTFT として、ゲート絶縁層である窒化シリコン (Si N_a) 腹上に順次半導体活性層である a-Si 腺、チャネル保 50 護層であるSiN、殿、低抵抗半導体層である約(P)ドープa-Si膜を積回し、これらゲート絶縁層のSiN 腹、a-Si膜、チャネル保設層のSiN Q、Pドープa-Si膜を挟んで、下層にゲート電紅、上口にソース電極およびドレイン電極の配置された。a-Si 恐のTFTがある。

【0004】このa-Si 系のTFTのゲート絶録□のSi N 腔、a-Si □、チャネル保取□のSi N 腹、Pドープa-Si 取は、従立、一底に6~8 飲のガラス絶縁基板をトレイに搭□し、このトレイを録起して連続処理するインライン式プラズマCVD装□により成腹されている。

(00005)

【発明が解決しようとする課題】 上記のように、アクテ ィブマトリックス型液晶宏示容子は、半導体スイッテン グ窓子としてa – SI 系のTFTが用いられている。 僾 央、このa-Si系のTFTのゲート絶録目のSINa 取、a-Si 取、チャネル保取口のSi No 口、Pドー プa-Si 膜などは、一屁に6~8枚のガラス絶母為行 を搭成したトレイを扱送して連収処型するインライン式 プラズマCVD装置により形成されている。しかしこの インライン式プラズマCVD装口的。凸直位にはすぐの ているが、装置が巨大で大きな役口スペースが必屈でひ る。また搬送トレイにも腹が付分し、この付着腹が関係 れてパーティクルの原因と忿り、歩留が低下する。さら に装置内壁に付着した膜の剝がれを防止するために、定 期的に装置の稼働を停止して冷却し、クリーニングで容 こなう必要がある。そのため、毎日の数回率が低い企ど の問題がひる。

【0006】ところで、半期体章子図證の分野で吃、トレイを用いることなく基板のみを観避して、一つの反応室で1枚づつ基板を処理する枚章プロセスが主流となっている。通常この枚章プロセスでは、成員とプラズマエッチングによる反応室のクリーニングとを交互に周辺均におこなっている。

【0007】そこで、近空、大型ガラス絶録基板を周いるa-Si系のTFTの製造に、この枚章プロセスを受入する開発が進められている。この枚章プロセスでは、その処理装置(枚葉式プラズマCVD装置)を小型化でき、設置スペースを小さくすることが可能である。立たトレイを用いることなく基質のみを設強するので、パーティクルの発生を抑制できる。さらにプラズマエッテングにより反応室をクリーニングすることにより、パーティクルを低減できるばかりでなく、装置の稼働率の大口な向上が見込まれる。

【0008】ところで、このような枚章或プラズヤCVD装置の生産能力をインライン或プラズマCVD装置と同等以上にするためには、成取窓配をインライン或プラズマCVD装置での成膜速配の10倍以上とし、かつ口次積層する異なる種類の薄膜を同一反応率で連続的に応

B

膜することが要求される。たとえば上記TFTのゲート 絶縁層のSi Ni 版、a-Si 度、チャネル保護層のS i Ni 膜を同一反応室で成膜することが必要である。 【0009】通常インライン式プラズマCVD装置で は、異なる種類の薄膜は、それぞれ異なる反応室で成取 する。そのため、ガラス絶縁基板の温度は、各薄膜に窓 じた温度に独立に制御することが可能できる。

【0010】一方、チャネル保護層は、そのSIN D. を成膜したのち、フォトリソグラフィにより弗酸(HI F) 溶液を用いてエッチング加工するので、同一成分か 10 らなるゲート絶縁層のSIN。 膜をエッチングしないよ うに、十分なエッチング選択性をもたせることが必要で ある。このようなエッチング選択性をもたせるために、 従来のインライン式プラズマCVD装置では、チャネル 保護層のSi N: 膜を成膜するときのガラス絶縁基板の 温度を、ゲート絶録層のSiN。膜を成膜するときの対 ラス絶縁基板の温度よりも50℃程度低くして、速いエ ッチング速度でチャネル保護層を加工するようにしてい る。しかし枚葉式プラズマCVD装置により、同一反応 室でゲート絶縁層のSi Na Qa a - Si 膜、チャネル 20 保護層のSi N。膜を連続的に成膜するときは、上記イ ンライン式プラズマCVD装置で成膜するように、ガラ ス絶縁基板の温度を変えると、生産性が低下する。した がって一定の温度でゲート絶録層のSIN。 即、 a-S i 殿、チャネル保護層のSiNn 膜を成膜しなければ念 らない。

【0011】この発明は、上記問題点に鑑みてなされたものであり、プラズマCVD法により同一反応室でゲート絶縁周、半導体活性圏およびゲート絶縁圏と同一成分のチャネル保護圏を成譲しても、チャネル保護圏のエッ 30 チング加工に対して、十分なエッチング選択性をもたせることができるTFTの製造方法を得ることを目的とする。

[0012]

【課題を解決するための手段】プラズマCVD法によりゲート絶縁圏、半導体活性圏およびゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、ゲート絶縁門、半導体活性圏およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Pcと放電回極間隔Dcとの積Pc。Dcをゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pc。Dgの1.1倍ないし6倍にした。

【0013】また、チャネル保護層を成膜するときのガス圧力Pc をゲート絶縁層を成膜するときのガス圧力Pg よりも0.057orrをも3し47orr高くした。

(0014)

【作用】上記のように、チャネル保護層を成膜するとむのガス圧力Pcと放電電極間隔Dcとの和Pc・Dcをゲート絶録層を成膜するときのガス圧力Pgと放電電灯 50

間隔Dg との積Pg ・Dg の1.1倍ないし6倍するか、または、チャネル保設層を成膜するときのガス圧力Pgをりを をゲート絶縁層を成膜するときのガス圧力Pgをりも0.05Torrないし4Torr高くすると、フォトリソグラフィ法により、チャネル保設層をエッチング加工するときのエッチング速度をゲート絶録圏のエッチング速度を増したより、チャネル環 護層をエッチング加工するとは、ゲート絶録圏のエッチングを抑制することがでは、十分にエッチングの選択途をもたせることがではる。

(0015)

【実施例】以下、図面を参照してこの発明を実施例に益 づいて説明する。

【0016】図1にその一実施例に係るアクティブマト リックス型液晶表示窓子のスイッチング窓子として周り られるTFTを示す。このTFTは、ガラス絶縁益行』 の一主面上に形成されたモリプデンータンタル (Mo -Ta)からなる所定形状のゲート電缸2と、このゲート 電極2を覆うようにガラス絶倒基億1上に形成された□ 即0.3μBの酸化シリコン (S1 O。) 殴からなる□ 1のゲート絶象回3と、上四ゲート日紅2に対応してこ のゲート絶縁膜3上に形成された風口0.05 40 の5 iN。眼4からなる所定形状の印2のゲート絶像口と、 このSi N。 膜 4 上に形成された原口 0. 0 5 μロ の α -SI 膜5からなる所定形状の半羽体循径口と、このロ - Si 膜5上に形成された膜□0. 3 μ0 のSi No □ からなる所定形状のチャネル保缸口ほと、このチャネル 保護層6および上記αーSi 口S上に形成された四口 0. 05 μ ロのPドープα-SI ロ7からなる所定以欲 の低抵抗半導体圏と、このPドープローSI 口7上のソ ース領域およびドレイン領域にそれぞれ形成されたクロ ム (Cg) またはアルミニウム (All) からなるソース 電極8およびドレイン電紅9と、上電チャネル領域の手 ャネル保護图6、ソース電灯8名とびドレイン電灯9径 和うSi N。膜からなる絶風保切口10とから斜底を介 ている。そのソース電灯800、ゲート絶母口3上に和口 形成された I TO (Indian Tin Onide) からなる画景〇 611に推放されている。

【0017】このTFTの経済は、図2(a)に示すなうに、まずガラス絶縁基質1の一主頭上にスパッターはによりM0 ーTa からなる金属膜を成員し、フォトリソグラフィ法によりエッチングして、所定形状のゲート 包括2に加工する。つぎにこのゲート包括2の形成されたガラス絶縁基板1を400℃に加口し、常圧風CVD はにより上記ゲート電板2を口うようにガラス絶縁基質1上に膜回0、3 μ 0のS1 の。原からなるG1のゲート絶景G3 を成度する。

【0018】つぎに、後述する枚度或プラズマCVD管 圏により、図2(b)に示すように、上記ゲート絶録□ 3などの形成されたガラス絶録基度1を350℃に加口 5

【0019】つぎに、たとえば枚葉式プラズマCVD 窓間により、上記チャネル保護層6の形成されたガラスに緑基板1に膜厚0.05μαのPドープαーSi膜7を成膜する。そしてフォトリソグラフィ法によりエッチングして、このPドープαーSi膜7を所定形状の低抵抗半導体層に加工するとともに、その下層のαーSi膜5およびSiNi膜4をそれぞれ所定形状の半導体活径型、ゲート絶縁層に加工する。つぎにこのガラス絶縁診板1にスパッター法によりITOからなる透明導電膜を成膜し、フォトリソグラフィ法によりこの透明導電膜を成膜し、フォトリソグラフィ法によりこの透明導電膜をエッチングして、ゲート絶縁膜3上の所定位置に画案回20回11に加工する。

【0020】つぎに上記画案電板11などの形成された ガラス絶縁基板1上に、スパッター法によりCr または Al などからなる金属膜を成膜する。そしてこの金属以 をフォトリソグラフィ法によりエッチングして、図2 (d) に示すように、ソース領域に画素電極10に接続 されたソース電極8を形成するとともに、ドレイン領域 にドレイン電極9を形成する。その役、フォトリソグラ フィ法により、このソース電極8およびドレイン電位9 をマスクとして、これら電板8.9間のチャネル領域に あるPドープa-Si 膜7を、図2 (e) に示すように エッチングにより除去する。その役、上記ソース電灯で およびドレイン電極8の形成されたガラス絶縁基板1上 に、プラズマCVD法により膜厚O. 3μ0 のSI N 膜を成膜し、このSi Ni 膜をフォトリソグラフィ法に よりエッチングして、図1に示したように、ソース電灯 7、ドレイン電極8およびこれら電灯7、8間のチャネ ル保護圏6を亙う絶録保護膜を成膜する。

【0021】図3に、上記第2のゲート絶縁層のSI NI 限、半導体活性層のa-Si 膜およびチャネル保設門のSi NI 膜の成膜に用いられる枚葉式プラズマCVD装置の一例を示す。この枚葉式プラズマCVD装置は、中央にガラス絶縁基板を搬送する搬送機構が設けられた真空の共通室13を頒え、この共通室13を取囲かように、その周囲に4つの反応室14~17と1つの加線に18と2つの搬出入室19。20とが配回されたてい

る。その各反応室14~17内には、図4に示すように、高周波電源22に接続された高周波電極23とびこの高周波電極23と対向する接地電極24が配置されている。この接地電極24は、昇降機構25により高口波電極23に対して接離可能となっている。ガラス絶母基板1は、この接地電極24の高周波電紅23との対向面に固定される。またこの接地電紅24には、固定されたガラス絶縁基板1を所定温度に加級すると一ター26が設けられている。また各反応③14~16には、シラン(Si H。)、水環(M。)、アンモニヤ(N

【0022】この枚葉式プラズマCVD装団による⑤2のゲート絶縁層のSiN。⑤。αーSi 顧名よびテマネル保護層のSiN。膜の成原は、ガラス絶録基額をいずれか一方の搬出入室19または20に億入し、共通①13を介して加熱室18に超避して加熱する。約30分億熱したのち、再び共通室13を介して、たとえば反応①14に搬送する。そしてこの反応②14の対向電紅24上でガラス絶縁基板を330℃に加瓜し、プラズマCVD法により順次膜厚0.05μ□のSiN。⑥(第2のゲート絶縁層)、膜厚0.05μ□のαーSi 顧客よび0.3μ□のSiN。⑥(チャネル保験□)を租層成億することにより窓こなかれる。

【0023】この場合、同一成分の第2のゲート絶録口のSIN。膜およびチャネル保設回のSIN。膜は、それぞれ表1に示す成膜条件で成成する。物にゲート絶口層のSIN。膜をガス圧力PC3.57cm、高周被口口と接地電極との問隔(放電電極問題)DC14mで成員するのに対し、チャネル保設回のSIN 膜をガス圧力Pc2.57cm、放電電極問題Dc14mで成員し、

Pg · Dg = 4 9 Torr · -

Pe · De = 6 O Torr · -

と、チャネル保護圏のSIN 膜を成原するときのガス 圧力Pc と放電電極間隔Dc との和Pc ・Dc がゲート 絶縁圏のSIN、膜をを成膜するとせのガス圧力PG と 放電電極間隔Dg との和PG ・Dg の均1. 2倍として いる。

(E1)

| | ゲート油銀窓 | チャネル保證口 |
|--------------------------------------|---------------------|---------------------|
| ガス流 <u>に</u> Si E (1880) NEE B | 400 2000 3000 | 400 2000 3000 |
| ガス圧効 (Toss) | 8. 5 | 2. 5 |
| 放電電力 | 1500 | 1500 |
| 放宽宽短周门 (00) | 1.4 | 24 |

【0024】なお、上記SIN。 膜(第2のゲート絶⑤ 門)、 a-Si 膜およびSIN。 膜(チャネル保護門)の成膜されたガラス絶縁基板は、共通室12を経て、いずれか一方の搬出入室18または19から搬出される。 【0025】また、上記枚葉式プラズマCVD装置では、他の反応室15~176、反応室14と同様に第2のゲート絶縁層のSIN。 原、 a-Si 膜およびチャネル保護層のSIN。 膜を並列的に成膜する。

【0026】ところで、上紀のようにガラス絶縁基板1 の温度を一定にして、ゲート絶縁層のSiN 膜4と同 一成分のチャネル保護層のSi N。膜7とを成膜すると で、チャネル保護層のSiN、膜7を成膜するときのが ス圧力Pc と放電電極間隔Dc との租Pc ・Dc を、邸 2のゲート絶録層のSIN、膜4を成膜するときのガス 圧力Pg と放電電極間隔Dg との稅Pg ・Dg よりも大 きくして成膜すると、図5にSiN、膜を成膜するとご のガス圧力Pと放電電極間隔Dとの稅P・Dとエッチン グ速度との関係を示すように、フォトリソグラフィ法に よるSIN。膜7のエッチング速度をSIN。膜4のエ ッチング速度よりも十分に大きくすることができる。し 40 たがって上記のように成膜したのち、フォトリソグラフ イ法によりSIN。 膜7をHFを主成分とするエッチン グ溶液によりエッチングしても、SIN, 膜4のエッチ ングを抑制して、所要のチャネル保護層に加工すること がでなる。

【0027】なお、上記実施例では、チャネル保護圏のSiN 腹7を成膜するときのガス圧力Pc と放電電灯間隔Dc との積Pc ・Dc を、第2のゲート絶録圏のSiN 腹4を成膜するときのガス圧力Pg と放電電短回隔Dg との積Pg ・Dg の約1. 2倍としたが、このP 50

c · Dc とPg · Dg との関係は、Pc · Dc をPg · Dg の1. 1倍ないし6倍の範囲にすることにより、その結果得られるエッチング速度量により、フォトリソグラフィ法によりSi N 以7をエッチングするとで、Si N, 膜4のエッチングを抑制して、所要のチャネル母 題圏に加工することができる。

【0028】つぎに他の実施例について説明する。

【0029】上記実施例では、枚亞式プラズマCVD貸 置により所定温度に加熱されたガラス絶録基質にチャネ ル保護層のSi N, 膜を成膜するときのガス圧力Pc と 放電電極間隔Dc との和Pg ・Dg &、第2のゲート心 緑層のSiN 膜を成膜すると它のガス圧力 Pg と放□ 電極間隔Dg との租Pg ・Dg よりら大ごくして、同一 温度で成膜したが、これらチャネル保証日のSIN。□ および第2のゲート絶録目のSIN。瓜陀、寂2に示す ように、ゲート絶縁層のS! N! 瓜を成瓜すると心の意 電電極間隔Dg およびチャネル保取口のSI Ng 収込口 膜するときの放電電極間隔Dc をとらに24mと一定に し、ゲート絶縁層のSIN。 膜を成膜するときのガス歴 カPg を1. 5 Torg、チャネル保町回のSi Ng 関企町 膜するときのガス圧力Pc ひ2. 5 Torrと大心くするだ けでも、チャネル保護層のSIR。図のエッチング意ご を第2のゲート絶縁層のSI N。 図のエッチング遼欧公 りも大きくすることができ、成膜②。フォトリソグラフ ィ法によりチャネル保護圏のSI N。 囚?をエッチング・ するとき、第2のゲート絶像川のSi Ni 瓜のエッチン グを抑制して、所要のチャネル保町四に加工することが ではる。

(0030)

(EE2)

| | ゲート絶縁層 | チャネル保護層 |
|----------------|--------|---------|
| ガス流量 SIH | 4.00 | 400 |
| (seen) NH | 2000 | 2000 |
| N | 3000 | 3000 |
| ガス圧力 (Terz) | 1. 5 | 2. 5 |
| 放電電力 | 1500 | 1500 |
| 放電電極間隔 | 2 4 | 2 4 |

【0031】なお、上記実施例では、 Pc - Pg = 2. 5Torr - 1. 5Torr = 1 Torr

と、チャネル保護層のSi Ni 膜を成膜するときのガス 圧力Pc を第2のゲート絶縁層のSi Ni 膜を成膜する ときのガス圧力Pg よりも1Torr高くしたが、このSi Ni 膜を成膜するときのガス圧力とエッチング速度と は、図6に示す関係にあり、チャネル保護層のSi Ni 膜を成膜するときのガス圧力Pc を第2のゲート絶縁層のSi Ni 膜を成膜するときのガス圧力Pg よりも0. 05Torrないし4Torr高くすることにより、その結果得られるエッチング速度により、フォトリソグラフィ法によりチャネル保護層のSi Ni 膜7をエッチングするとき、第2のゲート絶縁層のSi Ni 膜のエッチングを抑制して、所要のチャネル保護層に加工することができる。

【0032】なお、上記各実施例では、アクティブマトリックス型液晶表示素子のTFTについて説明したが、この発明は、a-Si系の密着センサーにも適用可能である。

[0033]

【発明の効果】プラズマCVD法によりゲート絶縁層、 半導体活性層、ゲート絶縁層と同一成分のチャネル保護 層を順次積層成膜する薄膜トランジスタの製造方法において、チャネル保護層を成膜するときのガス圧力Pc と 放電電極間隔Dc との積Pc・Dc をゲート絶縁層を成 膜するときのガス圧力Pg と放電電極間隔Dg との積P g・Dg の1. 1倍ないし6倍するか、または、チャネ ル保護層を成膜するときのガス圧力Pc をゲート絶縁層 を成膜するときのガス圧力Pg よりも0. 05Torrない し4Torr高くすると、フォトリソグラフィ法により、チ 50

20 ャネル保護層をエッチング加工するときのエッチング速度をゲート絶録層のそれよりも速くすることができる。それにより、チャネル保護層をエッチング加工するとき、ゲート絶録層のエッチングを抑制して、十分にエッチングの選択性を確保することができる。したがって上記のようにすることにより、ゲート絶録層、半導体活性層、ゲート絶録層と同一成分のチャネル保護層を同一反応室で成膜しても、所要の薄膜トランジスタを製造することができ、その生産性を向上させることができる。

【図面の簡単な説明】

【図1】この発明の一実施例に係るアクティブマトリックス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタの構成を示す図である。

【図2】図2 (a) ないし (e) はそれぞれ上記薄膜トランジスタの製造方法を説明するための図である。

【図3】この発明の一実施例に係る枚葉式プラズマCV D装置の構成を示す図である。

【図4】上記枚葉式プラズマCVD装置の反応室の構成を示す図である。

【図5】プラズマCVD法により窒化シリコン膜を成膜 の するときのガス圧力と電極間隔との積とエッチング速度 との関係を示す図である。

【図6】プラズマCVD法により空化シリコン膜を成膜 するときのガス圧力とエッチング速度との関係を示す**圏** である。

【符号の説明】

- 1…ガラス絶録基板
- 2…ゲート電極
- 3…第1のゲート絶録膜
- 4…第2のゲート絶録膜
- 50 5…非晶質シリコン膜(半導体活性層)

11

6…チャネル保護層・


7…燐ドープ非晶質シリコン膜(低抵抗半導体膜)

8…ソース電極

9…トレイン電極 10…絶縁保護膜

11…画菜電櫃


【図1】



3: 第10岁-} 建铁度 4: 第20分-} 建铁度 5: 非名称2000

5:作品をシリコン様 6:チャネル保護者。


[図3]




【図2】












488 A







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: | | |
|---|--|--|
| ☐ BLACK BORDERS | | |
| \square image cut off at top, bottom or sides | | |
| ☐ FADED TEXT OR DRAWING | | |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING | | |
| ☐ SKEWED/SLANTED IMAGES | | |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS | | |
| GRAY SCALE DOCUMENTS | | |
| LINES OR MARKS ON ORIGINAL DOCUMENT | | |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY | | |
| | | |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.